1 Einleitung

1.1 Test im Entwurfsablauf

1.2 Ziele

1.3 Allgemeiner Ablauf und Anforderungen

1.4 Wichtige Konferenzen und wissenschaftliche Zeitschriften

1.5 Aufbau des Buches

2 Grundlagen

2.1 Boolesche Gatter

2.2 Schaltkreise

2.3 Zeitverhalten

3 Klassische Fehlermodelle

3.1 Haftfehler

3.2 Pfadverzögerungsfehler

3.3 Transitionsfehler

3.4 Mehrfach-Entdeckung

3.5 Fehlerlistenreduktion

3.5.1 Fehleräquivalenz

3.5.2 Fehlerdominanz

3.6 Einordnung und weitere Themen

4 Fehlersimulation

4.1 Basisverfahren zur Fehlersimulation

4.1.1 Simulation eines einzelnen Testmusters

4.1.2 Ereignisgesteuerte Simulation einer Testmenge

4.1.3 Simulation einer Testmenge mit Fault Dropping

4.2 Parallele Fehlersimulation

4.2.1 Musterparallele Fehlersimulation

4.2.2 Fehlerparallele Simulation

4.2.3 Erweiterungen der parallelen Fehlersimulation

4.3 Deduktive Fehlersimulation

4.4 Einordnung und weitere Themen

5 Deterministische Testmustergenerierung

5.1 Boolesche Differenz

5.2 D-Algorithmus

5.2.1 Fünfwertige Logik L5

5.2.2 Implikationen

5.2.3 Testmustergenerierung für verzweigungsfreie Schaltungen

5.2.4 Testmustergenerierung für rekonvergente Schaltungen

5.3 PODEM – Path-Oriented Decision Making

5.4 FAN – Fanout-Oriented Test Generation

5.4.1 Unique Sensitization

5.4.2 Multiple Backtracing

5.5 Lernverfahren

5.5.1 Statische Verfahren

5.5.2 Dynamische Verfahren

5.6 Boolesche Erfüllbarkeit

5.6.1 Schaltkreis-zu-KNF-Transformation

5.6.2 Testmustergenerierung mit Boolescher Erfüllbarkeit

5.7 Kompaktierung

5.7.1 Statische Kompaktierung

5.7.2 Dynamische Kompaktierung

5.8 Einordnung und weitere Themen

6 Sequentielle Testmustergenerierung

6.1 Grundlegende Modellierung

6.2 Algorithmen

6.2.1 Strukturelle Verfahren

6.2.2 Modellierung mittels Boolescher Erfüllbarkeit

6.2.3 Einsatz von Interpolation

6.3 Klassen von Schaltkreisen

6.3.1 Rückkopplungsfreie Schaltkreise

6.3.2 Mehrere Taktsignale

6.4 Einordnung und weitere Themen

7 Design-for-Test (DFT)

7.1 DFT für kombinatorische Schaltungen

7.2 DFT für sequentielle Schaltungen

7.3 Interne Prüfpfade

7.4 Reduktion der Testanwendungszeit

7.5 Partielle Prüfpfade

7.6 Scan-basierter Test für Verzögerungsfehler

7.7 Boundary Scan

7.8 Einordnung und weitere Themen

8 Selbsttest und Testdatenkompression

8.1 Eingebauter Selbsttest

8.1.1 Pseudozufällige Testerzeugung mit LFSRs

8.1.2 Gewichtete Zufallsmuster

8.2 Ausgangskompaktierung

8.3 Testdatenkompression

8.3.1 Illinois Scan

8.3.2 LFSR Reseeding

8.3.3 Embedded Deterministic Test

8.4 Einordnung und weitere Themen

9 Diagnose

9.1 Scan-Chain-Diagnose

9.1.1 Test der Prüfpfade

9.1.2 Berechnung oberer und unterer Schranken

9.1.3 Vergleichende Bewertung von Fehlerkandidaten

9.2 Logikdiagnose

9.2.1 Antwortabgleich für Haftfehler

9.2.2 Syndrom-Rückverfolgung für Haftfehler

9.2.3 Diagnose komplexer Fehler

9.2.4 Diagnostische Testmustergenerierung

9.2.5 Einordnung und weitere Themen

10 Speichertest

10.1 Fehlermodelle für Speichertest

10.1.1 Allgemeine Beschreibung von Fehlern im Speicher

10.1.2 Fehler, die eine Speicherzelle betreffen

10.1.3 Fehler, die mehrere Speicherzellen betreffen

10.2 Speichertestmethoden

10.2.1 Frühe Speichertestmethoden

10.2.2 March-Tests

10.3 Selbsttest und Selbstreparatur

10.4 Einordnung und weitere Themen

11 Aktuelle Themen

11.1 Moderne Fehlermodelle

11.1.1 Mehrfache Entdeckung und erschöpfende Testmuster

11.1.2 Defektbasierter Test

11.1.3 Kleine Verzögerungsfehler und Parametervariationen

11.1.4 Allgemeine Fehlermodellierung

11.2 Energieverbrauch in der Testanwendung

11.3 Test 3D-integrierter Schaltungen

11.4 Einordnung und weitere Themen

A Symboltabelle

Literaturverzeichnis

Index