VHDL——代码编写和基于SYNOPSYS工具的逻辑综合

Author: Lee Weng Fook  

Publisher: 清华大学出版社‎

Publication year: 2007

E-ISBN: 9787302160953

P-ISBN(Hardback):  9787302160953

Subject: TP312 程序语言、算法语言

Keyword: 程序语言、算法语言

Language: CHS

Access to resources Favorite

Disclaimer: Any content in publications that violate the sovereignty, the constitution or regulations of the PRC is not accepted or approved by CNPIEC.

Description

本书特色 本书的编写注重实践。60多个实用事例有助于读者学习如何编写超高速集成电路硬件描述语言(VHDL)源代码以及如何进行综合,并包括了许多测试平台仿真结果波形图。 事例从简到繁,从简单的VHDL源代码编写起步,随着内容的展开逐步介绍更加复杂的、更为现实的设计。本书还给出了综合结果及其改进措施,以帮助读者更为熟悉经验丰富的设计工程是如何去优化每一个综合出的设计对象。 本书还专门用了一整章的篇幅介绍如何完整地设计一个流水式微控制器:从体系结构定义、指令级定义、微结构实现直至其VHDL源代码及其测试平台源代码的编写,以及综合优化等内容。 作者简介 Weng Fook Lee是AMD公司杰出的首席设计工程师,曾荣获“深受爱戴的综合专家”荣誉称号。他具有大量的采用VHDL进行ASIC设计的经验,擅长于在综合电路时以性能极大化和面积使用量极小化为目标进行改进,也擅长于开发和实现新的综合、验证以及自动布局布线的设计方法。他曾深入地参与过PCI、ISA、LPC桥、芯片组、微控制器、RISC微处理器以及最先进的高速低耗闪烁存储器的设计与综合。

Chapter

第4章 信号与变量

第5章 复杂示例的可综合代码

第6章 设计可综合的流水式微控制器

第2部分 基于SYNOPSYS工具的逻辑综合

第7章 设计中的时序因素

第8章 基于时序约束的VHDL综合

第9章 实例化GTECH库单元

第10章 DesignWare库

第11章 综合中的可测试性问题

第12章 FPGA综合

第13章 综合与版图工序之间的联系

第14章 实现有效综合应遵循的设计指导原则

附录A STD_LOGIC_1164库

附录B 移位器综合结果

附录C 计数器综合结果

附录D 流水式微控制器综合结果

附录E 第6章微控制器示例综合出的EDIF文件

附录F 第6章微控制器示例综合出的SDF文件

词汇表

参考文献

The users who browse this book also browse